期刊簡介

IEEE計算機體系結(jié)構(gòu)快報(Ieee Computer Architecture Letters)是一本由Institute of Electrical and Electronics Engineers Inc.出版的一本COMPUTER SCIENCE, HARDWARE & ARCHITECTURE學(xué)術(shù)刊物，主要報道COMPUTER SCIENCE, HARDWARE & ARCHITECTURE相關(guān)領(lǐng)域研究成果與實踐。本刊已入選來源期刊，該刊創(chuàng)刊于2002年，出版周期2 issues/year。2021-2022年最新版WOS分區(qū)等級：Q4，2023年發(fā)布的影響因子為1.4，CiteScore指數(shù)4.6，SJR指數(shù)0.831。本刊非開放獲取期刊。

IEEE 計算機體系結(jié)構(gòu)快報是一個經(jīng)過嚴(yán)格同行評審的論壇，用于發(fā)布單處理器和多處理器計算機系統(tǒng)、計算機體系結(jié)構(gòu)、微體系結(jié)構(gòu)、工作負(fù)載特性、性能評估和模擬技術(shù)以及功耗感知計算等領(lǐng)域的早期高影響力成果。歡迎提交有關(guān)計算機體系結(jié)構(gòu)的任何主題的論文，特別是（但不限于）：微處理器和多處理器系統(tǒng)、微體系結(jié)構(gòu)和 ILP 處理器、工作負(fù)載特性、性能評估和模擬技術(shù)、編譯器硬件和操作系統(tǒng)硬件交互、互連體系結(jié)構(gòu)、內(nèi)存和緩存系統(tǒng)、體系結(jié)構(gòu)級別的功耗和散熱問題、I/O 體系結(jié)構(gòu)和技術(shù)、對先前發(fā)布結(jié)果的獨立驗證、對不成功技術(shù)的分析、特定領(lǐng)域的處理器體系結(jié)構(gòu)（例如嵌入式、圖形、網(wǎng)絡(luò)等）、實時和高可用性體系結(jié)構(gòu)、可重構(gòu)系統(tǒng)。